전공 · 삼성전자 / 공정설계
Q. 반도체 문턱전압 산포 관련 질문 드립니다.
학부 때 2cm*2cm wafer를 통해 TFT를 만든 경험이 있습니다. Gate oxide로는 Al₂O₃를 사용했으며, sol-gel 공정을 기반으로 spin coating 방식으로 증착했습니다. 이때 웨이퍼 중심부에 위치한 소자들에 비해, edge(가장자리) 영역의 소자에서 문턱전압이 평균적으로 약 0.4 V 더 크게 측정되는 현상을 확인했습니다. 이에 대한 분석을 Gate Oxide가 spin coating 시에 웨이퍼 가장자리에서는 용액이 상대적으로 두껍게 쌓이는 edge bead 현상 때문이라고 분석했습니다. 이때 질문이 있습니다. 1. 먼저, 저의 분석이 타당한지가 궁금합니다. 2. 2 cm × 2 cm와 같은 소형 웨이퍼에서도 edge bead 현상이 유의미하게 발생하는지가 궁금합니다. 3.이러한 두께 비균일성이 문턱전압 약 0.4 V 수준의 차이를 유발했다고 보는 해석이 타당한지가 궁금합니다. 현직자분들께서 팩트 검증해주셨으면 좋겠습니다!
2026.03.22
답변 4
- PPRO액티브현대트랜시스코전무 ∙ 채택률 100%
채택된 답변안녕하세요 멘티님~~ edge bead로 가장자리 막 두께가 증가해 Vth가 커진다는 해석은 타당합니다. 2×2 cm 소형 기판에서도 충분히 발생합니다. 다만 0.4V 차이는 두께만으로 보기엔 커서, 용매 증발 차이에 따른 막 밀도·계면 트랩, 열처리 온도 구배 등 복합 요인을 함께 고려하는 것이 더 합리적입니다.
- 흰흰수염치킨삼성전자코전무 ∙ 채택률 58% ∙일치회사채택된 답변
안녕하세요. 멘토 흰수염치킨입니다. 1)네 그럴듯하네요 2)생길 수 있죠 ㅎㅎ 3)검증 절차가 있긴해야겠지만 가설로는 쓸 수 있을거 같네요 도움이 되었으면 좋겠네요. ^_^
- 멘멘토 지니KT코상무 ∙ 채택률 63%채택된 답변
● 채택 부탁드립니다 ● 분석 방향은 충분히 타당합니다. spin coating에서는 edge bead로 가장자리 두께 증가가 흔하고 이는 EOT 증가로 이어져 문턱전압 상승 원인이 될 수 있습니다. 다만 0.4V 차이는 두께뿐 아니라 계면 trap, sol gel 균일도, 잔류 용매, annealing 편차 영향도 함께 봐야 합니다. 2cm 소형 웨이퍼에서도 edge 효과는 존재하지만 장비 조건에 따라 영향이 더 크게 나타날 수 있습니다. 두께 맵핑 ellipsometry와 C V 측정으로 상관관계 확인해보시면 설득력 더 올라갑니다.
- 메메에모리삼성전자코상무 ∙ 채택률 49% ∙일치회사
네 그 정도면 충분히 타당한 분석인 것 같습니다
함께 읽은 질문
Q. 공정설계 직무 스펙
현재 공정기술보다 공정설계 직무를 우선 염두에 두고 있어, 학부연구생·URP를 통해 어떤 방향의 경험을 쌓는 것이 적절한지 여쭙고 싶습니다. 공정설계는 공정기술보다 전체 공정 흐름과 구조를 보는 직무로 이해하고 있는데, 1) 학부생 수준에서 두 직무를 준비하는 방식이 어떻게 달라져야 하는지, 2) 또 장비를 다루는 연구실과 소자 설계 중심 연구실 중 어디가 더 도움이 되는지도 고민됩니다. 3) 개인적으로는 RRAM, 강유전체 등 뉴로모픽 소자에도 관심이 있는데, 이런 주제가 취업에 실질적으로 도움이 될지도 궁금합니다. 4) 또한 디스플레이 부트캠프 기회를 활용할 때 IGZO TFT처럼 진로와 연결되는 주제를 택하는 것이 좋은지, 아니면 수상 가능성이 높은 주제를 우선하는 것이 좋은지도 조언 부탁드립니다. 한번에 두서 없이 너무 많은 질문을 드려서 죄송합니다. 조금만 시간을 내주시면 감사하겠습니다...!
Q. 삼성전자 메모리, 파운드리 해외출장 빈도 질문드립니다.
메모리는 파운드리에 비해 국내 근무 위주라는 이야기를 많이 들었습니다. 출장 관련해서 의견이 다양해서 어떤 분은 장비 set-up 때문에 공정기술이 출장이 잦다고 하고, 또 어떤 분은 공정설계가 더 잦다고 하셔서 혼란이 있습니다. 결국 입사 후 맡는 장비나 업무에 따라 달라지는걸까여? 1. 메모리의 경우 출장 한 번도 가지 않는 경우도 있다고 들었는데, 파운드리에서도 이런 케이스가 있는지 궁금합니다.주로 미국 고객사 출장일까여? 2. 공정기술 vs 공정설계의 출장 빈도 차이가 메모리/파운드리 여부에 따라 크게 달라지는지 궁금합니다. 3. 공정기술은 주로 학사 지원이 많다고 알고 있는데, 공정/소자 전공 석·박사는 보통 공정설계를 지원하는 편인가요? 또한 석사로 공정기술을 지원하는 경우도 있는지 궁금합니다. 4. 회로 관련 수업을 들었는데, 진로표에 공정설계가 포함되어 있었습니다. 공정/소자 분야에서의 공정설계와 회로 분야에서의 공정설계는 서로 다른 개념인지 궁금합니다.
Q. 삼전 대학생 인턴 자소서 작성 관련 문의 드립니다.
현재 4-1학기를 수강중인 전자전기공학부 학생입니다. (DS 메모리 공정설계 지원 계획중입니다.) 이번 삼전 대학생 인턴 자소서를 작성하며 공정과 관련된 경험을 어필하려고 합니다. 현재 수업 중 TCAD sim을 사용하여 공정에 대한 시뮬레이션을 진행하는 과목을 수강중인데 이 점을 자소서에 기입해도 괜찮을까요? 인턴은 학기가 끝난 뒤에 진행되기 때문에 인턴으로서의 역량을 이번학기에도 함양하려 한다는 점을 말하고 싶습니다. (대학생 인턴이라는 점을 살리면서) 자소서를 쓰는 시점을 기준으로 완성되지 않은 경험을 작성하는 것이 서류나 추후 면접에서 불이익이 있을까요? 그냥 빼는게 나을까요? 조언 주시면 감사하겠습니다.
궁금증이 남았나요?
빠르게 질문하세요.