전공 · 삼성전자 / 공정설계
Q. 반도체 문턱전압 산포 관련 질문 드립니다.
학부 때 2cm*2cm wafer를 통해 TFT를 만든 경험이 있습니다. Gate oxide로는 Al₂O₃를 사용했으며, sol-gel 공정을 기반으로 spin coating 방식으로 증착했습니다. 이때 웨이퍼 중심부에 위치한 소자들에 비해, edge(가장자리) 영역의 소자에서 문턱전압이 평균적으로 약 0.4 V 더 크게 측정되는 현상을 확인했습니다. 이에 대한 분석을 Gate Oxide가 spin coating 시에 웨이퍼 가장자리에서는 용액이 상대적으로 두껍게 쌓이는 edge bead 현상 때문이라고 분석했습니다. 이때 질문이 있습니다. 1. 먼저, 저의 분석이 타당한지가 궁금합니다. 2. 2 cm × 2 cm와 같은 소형 웨이퍼에서도 edge bead 현상이 유의미하게 발생하는지가 궁금합니다. 3.이러한 두께 비균일성이 문턱전압 약 0.4 V 수준의 차이를 유발했다고 보는 해석이 타당한지가 궁금합니다. 현직자분들께서 팩트 검증해주셨으면 좋겠습니다!
2026.03.22
답변 4
- PPRO액티브현대트랜시스코부사장 ∙ 채택률 100%
채택된 답변안녕하세요 멘티님~~ edge bead로 가장자리 막 두께가 증가해 Vth가 커진다는 해석은 타당합니다. 2×2 cm 소형 기판에서도 충분히 발생합니다. 다만 0.4V 차이는 두께만으로 보기엔 커서, 용매 증발 차이에 따른 막 밀도·계면 트랩, 열처리 온도 구배 등 복합 요인을 함께 고려하는 것이 더 합리적입니다.
- 흰흰수염치킨삼성전자코전무 ∙ 채택률 57% ∙일치회사채택된 답변
안녕하세요. 멘토 흰수염치킨입니다. 1)네 그럴듯하네요 2)생길 수 있죠 ㅎㅎ 3)검증 절차가 있긴해야겠지만 가설로는 쓸 수 있을거 같네요 도움이 되었으면 좋겠네요. ^_^
- 멘멘토 호날도KT코전무 ∙ 채택률 59%채택된 답변
● 채택 부탁드립니다 ● 분석 방향은 충분히 타당합니다. spin coating에서는 edge bead로 가장자리 두께 증가가 흔하고 이는 EOT 증가로 이어져 문턱전압 상승 원인이 될 수 있습니다. 다만 0.4V 차이는 두께뿐 아니라 계면 trap, sol gel 균일도, 잔류 용매, annealing 편차 영향도 함께 봐야 합니다. 2cm 소형 웨이퍼에서도 edge 효과는 존재하지만 장비 조건에 따라 영향이 더 크게 나타날 수 있습니다. 두께 맵핑 ellipsometry와 C V 측정으로 상관관계 확인해보시면 설득력 더 올라갑니다.
- 메메에모리삼성전자코상무 ∙ 채택률 48% ∙일치회사
네 그 정도면 충분히 타당한 분석인 것 같습니다
함께 읽은 질문
Q. 공정설계 직무 스펙
현재 공정기술보다 공정설계 직무를 우선 염두에 두고 있어, 학부연구생·URP를 통해 어떤 방향의 경험을 쌓는 것이 적절한지 여쭙고 싶습니다. 공정설계는 공정기술보다 전체 공정 흐름과 구조를 보는 직무로 이해하고 있는데, 1) 학부생 수준에서 두 직무를 준비하는 방식이 어떻게 달라져야 하는지, 2) 또 장비를 다루는 연구실과 소자 설계 중심 연구실 중 어디가 더 도움이 되는지도 고민됩니다. 3) 개인적으로는 RRAM, 강유전체 등 뉴로모픽 소자에도 관심이 있는데, 이런 주제가 취업에 실질적으로 도움이 될지도 궁금합니다. 4) 또한 디스플레이 부트캠프 기회를 활용할 때 IGZO TFT처럼 진로와 연결되는 주제를 택하는 것이 좋은지, 아니면 수상 가능성이 높은 주제를 우선하는 것이 좋은지도 조언 부탁드립니다. 한번에 두서 없이 너무 많은 질문을 드려서 죄송합니다. 조금만 시간을 내주시면 감사하겠습니다...!
Q. 삼성전자 DS부문 공정설계 직무가 궁금합니다.
안녕하세요, 전자공학 전공 학부생입니다. 하이닉스 JD의 소자 파트 중, Device 업무의 'scaling 한계 극복'이라는 설명을 보고 '이거다' 싶었는데요. 삼전 DS 부문 JD를 확인해 보니 조금 헷갈려서 질문 올립니다. 1. 소자 scaling 관련 업무도 공정설계 직무에서 진행하는 게 맞을까요? 2. 메모리, LSI, 파운드리, 반도체연구소, CSS사업팀에 각각 공정설계 직무가 존재하던데, 나머지 사업부와 반도체연구소의 차이가 궁금합니다. 연구소에서는 제한 없이 차세대 소자를 개발하고, 나머지 사업부에서는 특정 제품 스펙에 맞춰 소자를 개발하는 식인가요? 글 읽어 주셔서 감사합니다. 좋은 하루 되세요.
Q. 반도체 공정설계 취업에 관한 질문
안녕하세요 곧 졸업하는 학부 물리학과 전공에 전자공학 부전공 학생입니다. 공정설계 직무에 관심이 많아서 티캐드 같은 시뮬쪽으로 공부를 해왔고 준비중에 있습니다. 그런데 공정설계는 석사생분들을 많이 뽑는다고 들었고 계약학과로 인해 티오가 적다는 소문을 들어서 공정기술로 계획을 바꿔야 하나 고민중에 있습니다. 제가 질문 드리고 싶은 점은 이렇습니다. 1. 현재 현직에서 공정 설계 직군에서 근무하시는 석사 학사 비율이 대략 어떻게 되는지 2. 만약 학사로 지원한다면 학점이 어느정도면 안정권인지 3. 정말로 공정설계 티오가 많이 적은지 조언이나 답변 부탁드립니다. 감사합니다.
궁금증이 남았나요?
빠르게 질문하세요.